A TSMC anunciou que está acelerando sua roadmap para o CoPoS (Chip-on-Package of Substrate), tecnologia que utiliza substratos de vidro para melhorar a área útil dos wafers. Isso pode permitir margens acima dos 90%.
De acordo com a Adrenaline, a TSMC está trabalhando em uma solução que pode superar as limitações do CoWoS (Chip-on-Wafer-on-Substrate), tecnologia que utiliza uma camada de substrato entre o chip e o wafer.
O CoPoS promete melhorar a densidade de integrado, reduzindo o espaço necessário para os componentes e, consequentemente, aumentando a eficiência. Além disso, a tecnologia pode ser mais viável do que outras opções, como o 3D Stacking.
A TSMC está apostando alto no CoPoS e acredita que a tecnologia possa ser um divisor de águas para a indústria de semicondutores. Se tudo der certo, os fabricantes de chip podem ter uma nova opção para aumentar a capacidade e reduzir os custos.
Fonte: Adrenaline
